

# 日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 3月27日

出 願 番 号 Application Number:

特願2003-089333

[ST. 10/C]:

Applicant(s):

[JP2003-089333]

出 願 /

セイコーエプソン株式会社

2003年11月26日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

J0095314

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/20

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

奥山 智幸

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

木村 睦

【特許出願人】

【識別番号】

000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】 100079108

【弁理士】

【氏名又は名称】 稲葉 良幸

【選任した代理人】

【識別番号】 100080953

【弁理士】

【氏名又は名称】 田中 克郎

【選任した代理人】

【識別番号】 100093861

【弁理士】

【氏名又は名称】 大賀 眞司



# 【手数料の表示】

【予納台帳番号】 011903

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9808570

【プルーフの要否】

要



#### 【書類名】 明細書

【発明の名称】 電気光学装置及びその製造方法並びに表示装置

【特許請求の範囲】

#### 【請求項1】

複数の画素領域を含んでなる電気光学装置であって、

前記複数の画素領域のそれぞれに対応して複数の第1機能素子が形成された第 1基板と、

前記複数の画素領域のそれぞれに対応して複数の第2機能素子が形成されており、前記第1基板と貼り合わされる第2基板と、を含み、

前記第1機能素子と前記第2機能素子との相互間が導電性ペーストを介して接続されてなることを特徴とする電気光学装置。

#### 【請求項2】

複数の画素領域を含んでなる電気光学装置であって、

前記複数の画素領域のそれぞれに対応して、一又は複数の第1機能素子を含む 素子チップが形成された第1基板と、

前記複数の画素領域のそれぞれに対応して複数の第2機能素子が形成されており、前記第1基板と貼り合わされる第2基板と、を含み、

前記素子チップと前記第2機能素子との相互間が導電性ペーストを介して接続 されることを特徴とする電気光学装置。

【請求項3】 請求項1又は2において、

前記導電性ペーストはスクリーン印刷により形成されるものであることを特徴とする電気光学装置。

【請求項4】 請求項1乃至3のいずれかにおいて、

前記導電性ペーストが、前記第1基板と前記第2基板の間のスペーサーを兼ねることを特徴とする電気光学装置。

【請求項5】 請求項1乃至4のいずれかにおいて、

前記第1機能素子が薄膜トランジスタであることを特徴とする電気光学装置。

【請求項6】 請求項1乃至4のいずれかにおいて、

前記第2機能素子が有機エレクトロルミネッセンス素子であることを特徴とす

る電気光学装置。

# 【請求項7】

請求項1乃至6のいずれかに記載の電気光学装置を含んで構成される電子機器

#### 【請求項8】

複数の画素領域を備える電気光学装置の製造方法であって、

第1基板に、前記複数の画素領域のそれぞれに対応する複数の第1機能素子を 形成する第1工程と、

第2基板に、前記複数の画素領域のそれぞれに対応する複数の第2機能素子を 形成する第2工程と、

前記第1基板上又は前記第2基板上の少なくとも一方に、前記第1機能素子と 前記第2機能素子とを接続するための導電性ペーストを形成する第3工程と、

前記第1基板と前記第2基板と貼り合わせる第4工程と、

を備えることを特徴とする電気光学装置の製造方法。

# 【請求項9】

複数の画素領域を備える電気光学装置の製造方法であって、

第1基板に、前記複数の画素の領域それぞれに対応して、一又は複数の第1機 能素子を含む素子チップを形成する第1工程と、

第2基板に、前記複数の画素領域のそれぞれに対応する複数の第2機能素子を 形成する第2工程と、

前記第1基板上又は前記第2基板上の少なくとも一方に、前記素子チップと前記第2機能素子とを接続するための導電性ペーストを形成する第3工程と、

前記第1基板と前記第2基板と貼り合わせる第4工程と、

を備えることを特徴とする電気光学装置の製造方法。

【請求項10】 請求項8又は9において、

前記導電性ペーストは、前記第1基板上の前記第1機能素子及び/または前記第2基板上の前記第2機能素子よりも厚く形成されることを特徴とする電気光学装置の製造方法。

【請求項11】 請求項8乃至10のいずれかにおいて、

前記導電性ペーストは、前記スクリーン印刷を複数回繰り返し行うことにより 積層され、前記第1基板上の前記第1機能素子及び/または前記第2基板上の前 記第2機能素子よりも厚く形成されることを特徴とする電気光学装置の製造方法

#### 【請求項12】 請求項11において、

前記スクリーン印刷に用いられるスクリーンマスクとの位置合わせを行うためにパターンを、前記第1基板または前記第2基板に形成する第5工程を更に含むことを特徴とする電気光学装置の製造方法。

# 【請求項13】 請求項12において、

前記スクリーン印刷による印刷のずれを確認するために、前記第1基板または 前記第2基板にマークを設け、前記第1基板または前記第2基板に形成した前記 パターンに対応したマークを、前記スクリーン印刷により前記第1基板または前 記第2基板に印刷することを特徴とする電気光学装置の製造方法。

#### 【請求項14】 請求項11乃至13のいずれかにおいて、

前記スクリーン印刷の際に吸着ステージに生じる余白を塞ぐためのアタッチメントを用いて前記第1基板または前記第2基板を前記吸着ステージに載置することを特徴とする電気光学装置の製造方法。

#### 【請求項15】 請求項8乃至14のいずれかにおいて、

前記第4工程は、前記第1基板と前記第2基板との略平行な状態に保ちながら 位置調整を行うように構成した貼り合わせ治具を用いて、前記第1基板と前記第 2基板の貼り合わせを行うことを特徴とする電気光学装置の製造方法。

#### 【請求項16】 請求項15において、

前記貼り合わせ治具は、位置合わせの微調整を行うための少なくとも3本以上のマイクロヘッドを有しており、当該複数のマイクロヘッドを使用して前記第1 基板と前記第2基板の相対位置の微調整を行うことを特徴とする電気光学装置の製造方法。

#### 【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$ 

#### 【発明の属する技術分野】

本発明は、例えばマトリクス状に配置される複数の画素を含んで構成される電 気光学装置(表示装置)とそれらの製造技術に関する。

[0002]

#### 【従来の技術】

電気光学装置では、異なる機能素子同士を接続することが必要となる場合が多い。例えば、電気光学装置のひとつである、薄膜トランジスタで駆動される有機エレクトロルミネッセンスディスプレイでは、薄膜トランジスタと有機エレクトロルミネッセンス素子を接続する必要がある。従来、薄膜トランジスタに有機エレクトロルミネッセンス素子を積層し、さらに陰極を形成してディスプレイを製造してきたが、薄膜トランジスタを先に形成し、その上に有機エレクトロルミネッセンス素子、さらに陰極を形成する場合は、陰極が発光を遮るため、基板上部を発光部に使用するトップエミッション構造を採用することとなるが、薄膜トランジスタの部分は発光部に使用できないため、発光面積率が低くなる。また、発光面積率の低さを補うために、有機エレクトロルミネッセンス素子にかける電流と電圧を上げて光量(輝度)を確保する必要がある。そのため、有機エレクトロルミネッセンス素子の発光効率寿命が低下する。

# [0003]

一方、トップエミッション構造にするためには、薄膜トランジスタを形成した後、低仕事関数の金属を蒸着して陰極を形成し、その上に、有機エレクトロルミネッセンス素子を形成する必要がある。しかしながら、陰極の金属を形成し、有機エレクトロルミネッセンス素子を形成するまでの間、陰極界面を活性に保つことが困難である。これは、陰極界面の酸化などに起因する。このため、トップエミッションの薄膜トランジスタ駆動有機エレクトロルミネッセンスディスプレイの作成は困難である。

#### [0004]

このような背景から、複数の画素のそれぞれに対応して複数の第1機能素子を 形成した第1基板と、上記複数の画素のそれぞれに対応して第2機能素子を形成 した第2基板とを最後に接続する手法が考えられた。この手法によれば、第1基 板及び第2基板を別々に製造することが出来るので製造上の制約が少なくなり、各々の基板の製造工程を最適化することが容易となる。また、本構成を薄膜トランジスタ駆動型の有機エレクトロルミネッセンス素子の各々の製造工程を最適化することが容易となるだけでなく、有機エレクトロルミネッセンス素子の製造を行う上で、薄膜トランジスタの製造プロセスで要求される高温条件を考慮に入れる必要がないので、トップエミッション型の有機エレクトロルミネッセンス素子を製造することができ、発光面積率の飛躍的な向上、それに伴う省電力化が可能となり、発光効率寿命の向上が期待される。上記の構成を実現する方法の公知文献として、例えば特開平11-3048号公報(特許文献1)がある。

[0005]

【特許文献1】

特開平11-3048号公報

【発明が解決しようとする課題】

しかしながら、上記特許文献1では、2枚の基板にそれぞれマトリクス状の画素に対応して形成された機能素子間を画素毎に接続する方法について、詳細かつ具体的な製造方法が記載されていない。

[0006]

そこで、本発明は、2枚の基板のそれぞれに対して形成された機能素子の相互間を容易に接続することを可能とする技術の提供を目的とする。

[0007]

【課題を解決するための手段】

上述した課題を解決するために、本発明の電気光学装置は、複数の画素を含んでなる電気光学装置であって、上記複数の画素のそれぞれに対応して複数の第1機能素子が形成された第1基板と、上記複数の画素のそれぞれに対応して複数の第2機能素子が形成されており、上記第1基板と貼り合わされる第2基板と、を含み、上記第1機能素子と上記第2機能素子との相互間が導電性ペーストを介して接続されることを特徴とする。

[0008]

また、本発明の電気光学装置は、複数の画素を含んでなる電気光学装置であって、上記複数の画素のそれぞれに対応して、一又は複数の第1機能素子を含む素子チップが形成された第1基板と、上記複数の画素のそれぞれに対応して複数の第2機能素子が形成されており、上記第1基板と貼り合わされる第2基板と、を含み、上記素子チップと上記第2機能素子との相互間が導電性ペーストを介して接続されることを特徴とする。

#### [0009]

第1機能素子或いは素子チップを形成した第1基板と、第2機能素子を形成した第2基板とを、導電性ペーストを介して接続するので、第1基板と第2基板の 各々の構造や製造工程を各々最適化することが出来る。

#### [0010]

また、上記導電性ペーストはスクリーン印刷により形成されるものであることが望ましい。

#### [0011]

また、上記導電性ペーストが、上記第1基板と上記第2基板の間のスペーサー を兼ねることも望ましい。これにより、構造の簡略化を図ることができる。

#### [0012]

また、第1基板の第1機能素子は薄膜トランジスタであることが望ましい。

#### [0013]

また、第2基板の第2機能素子は電気光学素子であり、とくに有機エレクトロルミネッセンス素子であることが望ましい。

#### $[0\ 0\ 1\ 4\ ]$

また、本発明は、上記した本発明にかかる電気光学装置を用いて構成される電子機器でもある。

#### [0015]

ここで、「画素領域」とは、表示領域に複数形成される画素を区画する領域であり、「画素」とは、所定の画像を表示するための最小単位であり、各々の画素は、少なくとも電気光学素子と電極とを含んで構成される。また本発明でいう「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態

を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。なお「電気光学素子」としては、上述のEL (エレクトロルミネッセンス)素子や、液晶素子、電気泳動素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子などが挙げられる。

#### [0016]

また、本発明でいう「電子機器」とは、複数の素子または回路の組み合わせにより一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。ここで電子機器は、回路基板を一枚または複数備えることが可能である。その構成に特に限定が無いが、例えば、ICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。

# [0017]

本発明は、複数の画素を備える電気光学装置の製造方法であって、第1基板に、上記複数の画素のそれぞれに対応する複数の第1機能素子を形成する第1工程と、第2基板に、上記複数の画素のそれぞれに対応する複数の第2機能素子を形成する第2工程と、上記第1基板上又は上記第2基板上の少なくとも一方に、上記第1機能素子と上記第2機能素子とを接続するための導電性ペーストを形成する第3工程と、上記第1基板と上記第2基板と貼り合わせる第4工程と、を備えることを特徴とする。

#### [0018]

また、本発明は、複数の画素を備える電気光学装置の製造方法であって、第1 基板に、上記複数の画素のそれぞれに対応して、一又は複数の第1機能素子を含む素子チップを形成する第1工程と、第2基板に、上記複数の画素のそれぞれに対応する複数の第2機能素子を形成する第2工程と、上記第1基板上又は上記第2基板上の少なくとも一方に、上記素子チップと上記第2機能素子とを接続するための導電性ペーストを形成する第3工程と、上記第1基板と上記第2基板と貼 り合わせる第4工程と、を備えることを特徴とする。

#### [0019]

上記第3工程において、導電性ペーストは、第1基板上の第1機能素子及び/ または第2基板上の第2機能素子よりも厚く形成されることが望ましい。これに より、第1機能素子と第2機能素子とが接続部以外の部位で接触することを防ぐ ことができる。

#### [0020]

また、上記第3工程は、上記導電性ペーストをスクリーン印刷によって形成することが望ましい。

# [0021]

また、上記導電性ペーストは、上記スクリーン印刷を複数回繰り返し行うことにより積層され、上記第1基板上の上記第1機能素子及び/または上記第2基板上の上記第2機能素子よりも厚く形成されることが望ましい。これにより、第1機能素子と第2機能素子とが接続部以外の部位で接触することを防ぐことができる。

#### [0022]

また、上記スクリーン印刷に用いられるスクリーンマスクとの位置合わせのためのパターンを、第1基板または第2基板に形成する第5工程を更に含むことが望ましい。

#### [0023]

また、スクリーン印刷による印刷のずれを確認するために、第1基板または第2基板にマークを設け、第1基板または第2基板に形成したパターンに対応したマークを、スクリーン印刷により第1基板または第2基板に印刷することが望ましい。これにより、第1基板または第2基板の接続部への、精度の高い導電性ペーストの印刷を可能とする。

#### [0024]

また、スクリーン印刷により印刷されるパターンには、開口構造とすることが望ましい。これにより、閉殻構造のパターンで形成された導電性ペーストと、第1基板、及び第2基板により、雰囲気中の気体を閉じ込め、ペーストの加熱硬化

中に気体が膨張して、形成された導電性ペーストの形状が歪むことを防ぐことが可能となる。

#### [0025]

また、上記パターンはスクリーンマスクを用いて形成されることが望ましい。

#### [0026]

また、スクリーン印刷の際に吸着ステージに生じる余白を塞ぐためのアタッチメントを用いて上記第1基板または上記第2基板を上記吸着ステージに載置することが望ましい。

#### [0027]

また、上記第4工程は、上記第1基板と上記第2基板との略平行な状態に保ちながら位置調整を行うように構成した貼り合わせ治具を用いて、上記第1基板と上記第2基板の貼り合わせを行うことが望ましい。

#### [0028]

また、貼り合わせ治具は、位置合わせの微調整を行うための少なくとも3本以上のマイクロヘッドを有しており、当該複数のマイクロヘッドを使用して第1基板と第2基板の相対位置の微調整を行うことが望ましい。

#### [0029]

また、上記第2基板を上記貼り合わせ治具に載置し、上記第2基板の周囲に配置され、上記第2基板よりも突出した少なくとも3本以上の高さ調整ネジ上に上記第1基板を置き、当該複数の高さ調整ネジを連動して下げることにより、上記第1基板を上記第2基板上へ平行に載せて両者を貼り合わせることが望ましい。

#### [0030]

また、上記複数の高さ調整ネジにより画定される範囲よりも上記第2基板が小さく、かつ上記複数の高さ調整ネジ位置により画定される範囲よりも上記第1基板が大きいことが望ましい。

#### [0031]

これらの方法によれば、第1基板及び第2基板の位置合わせと、第1基板及び 第2基板の平行な貼り合わせを可能とする。

#### [0032]

また、上記第1基板を上記貼り合わせ治具上に置き、上記第1基板周囲に配置され、上記第1基板よりも突出した少なくとも3本以上の高さ調整ネジ上に上記第2基板を置き、当該複数の高さ調整ネジを連動して下げることにより、上記第2基板を上記第1基板上に平行に載せて両者を貼り合わせることが望ましい。

#### [0033]

また、上記複数の高さ調整ネジにより画定される範囲よりも上記第1基板が小さく、かつ上記複数の高さ調整ネジにより画定される範囲よりも上記第2基板が大きいことが望ましい。

# [0034]

これらの方法によれば、第1基板及び第2基板の位置合わせと、第1基板及び 第2基板の平行な貼り合わせを可能とする。

#### [0035]

また、第1基板を上記貼り合わせ治具上に置き、上記第1基板よりも高い位置で、上記第2基板を上部より真空吸着により固定し、固定した上記第1基板を上方より降下させて当該第1基板を上記第2基板に水平に載せて両者を貼り合わせることが望ましい。

#### [0036]

また、上記第2基板を上記貼り合わせ治具上に置き、上記第2基板よりも高い位置で、上記第1基板を上部より固定し、固定した上記第2基板を上方より降下させて当該第2基板を上記第1基板に水平に載せて両者を貼り合わせることが望ましい。

#### [0037]

これらの方法によれば、第1基板及び第2基板の基板は同じ大きさでも良く、 第1基板及び第2基板の位置合わせと、第1基板及び第2基板の平行な貼り合わ せを可能とする効果を有する。

#### [0038]

また、上記第4工程は、上記第1基板と上記第2基板とを貼り合わせた状態に して平板間に挟み込んで加熱し、上記導電性ペーストを硬化させることが望まし い。これにより、第1基板と第2基板を貼り合わせた基板間の導電性ペーストの 硬化条件を均一に保つことと、第1基板と第2基板との間の導電性ペーストにかかる圧力を均一に保つことが可能となり、第1及び第2基板の貼り合わせを具合良く行うことができる。

[0039]

また、上記導電性ペーストの加熱硬化は、真空オーブン内にて行われることが 望ましい。これにより、第2基板の第2機能素子(例えば有機エレクトロルミネ ッセンス素子)の酸素による劣化を抑制することが可能となる。

[0040]

【発明の実施の形態】

以下、本発明の好ましい実施の形態を図面に基づいて説明する。

[0041]

(第1の実施例)

図1は、本発明の第1の実施例における第1機能素子の製造方法の工程図である。ここでは、第1機能素子は薄膜トランジスタである。

[0042]

まず、図1(a)に示すように、第1基板11上に下地絶縁膜12を形成する。下地絶縁膜12としては、例えば、酸化シリコン膜が好適に用いられる。次に、下地絶縁膜12上に、材料ガスとしてSiH4を用いたPECVD法(プラズマ励起CVD法)、或いは材料ガスとしてSi2H6を用いたLPCVD法(減圧CVD法)などの方法により半導体膜13を成膜する。半導体膜13としては、例えば非晶質シリコン(a-Si)膜が好適に用いられる。、次に、レーザー光14の照射により半導体膜13の結晶化を行う。本例では、結晶化により多結晶シリコン(Poly-Si)膜を得る。その後、半導体膜13を所望形状にパターニングして活性層15を得る。

[0043]

次に、図1(b)に示すように、TEOS(テトラエトキシシラン)を材料ガスとして用いたPECVD法やECR-CVD法(電子サイクロトロン共鳴CVD法)などの方法によりゲート絶縁膜16を成膜する。次に、ゲート絶縁膜16上に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてゲート電極1

7を形成する。イオンインプラやイオンドーピング18などにより、レジストマスク1aを用いてP(リン)イオンとB(ボロン)イオンを選択的に注入し、ソース・ドレイン領域1bを形成する。

#### [0044]

次に、図1(c)に示すように、第1層間絶縁膜1cを成膜し、コンタクトホールを開孔する。次に、第1層間絶縁膜1c上およびコンタクトホール内に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてソース・ドレイン電極1e及び図示しない配線を形成する。これにより、n型薄膜トランジスタ1fとp型薄膜トランジスタ1gとを含んでなるCMOS回路が形成される。さらに、第2層間絶縁膜1hを成膜し、コンタクトホールを開孔する。次に、第2層間絶縁膜1h上およびコンタクトホール内にパッド金属を成膜し、パターニングして接続パッド1jを得る。なお、図1では、1個ずつの素子しか図示していないが、実際には多数の素子が配列して存在する。

#### [0045]

図2は、本発明の第1の実施例における第2機能素子の製造方法の工程図である。ここでは、第2機能素子は有機エレクトロルミネッセンス素子である。

#### [0046]

まず、図2(a)に示すように、第2基板21上に、透明導電膜(ITO膜)を成膜し、陽極22を得る。親液性材料を成膜し、開孔して親液性バンク23を得る。撥液性材料を成膜し、開孔して撥液性バンク24を得る。次に、図2(b)に示すように、インクジェット法(液滴吐出法)などの方法によりPEDT(ポリエチレンジオキシチオフェン)を塗布して正孔輸送層25を形成し、さらに発光材料を塗布して発光層26を形成する。次に、図2(c)に示すように、低仕事関数の金属のマスク蒸着などの方法によって陰極27を形成する。

#### [0047]

図3は、本発明の第1の実施例における第1基板と第2基板とを貼り合わせた 状態を示す図である。第1基板11の第1機能素子に形成した接続パッド1jと 、第2基板21の第2機能素子に形成した陰極27を、スクリーン印刷により接 続パッド1j上に形成した導電性ペースト31により接着し、第1機能素子の接 続パッド1jと第2機能素子に形成した陰極27とを接続する。また、スクリーン印刷により第2機能素子に形成した陰極27上に導電性ペースト31を形成し、第1機能素子の接続パッド1jと接続しても良い。

#### [0048]

このとき、導電性ペースト31は、第1基板11上の第1機能素子、及び第2 基板21上の第2機能素子の厚みよりも厚くなるように形成する。この方法によれば、第1機能素子と第2機能素子とが接続部以外の部位で接触することを防ぐことが出来る。

#### [0049]

図4は、本発明の第1の実施例におけるスクリーン印刷に用いるスクリーンマスク41を示す図である。スクリーン印刷において、画素に対応するパターン42と、電極接続用パターン43と、第1基板または第2基板と、スクリーンマスクとの位置合わせのためのパターン44と、スクリーン印刷による印刷のずれを確認するためのマーク45を印刷する。これらのスクリーン印刷により印刷されるパターンは、開口構造とする。逆に閉口構造(環状)として導電性ペーストを形成した場合、環状に形成された導電性ペーストが壁となり、貼り合わせた第1基板、及び第2基板がそれぞれ底面と蓋の役割を果たし、雰囲気中の気体を閉じ込める。このときペーストを硬化するために、加熱を行うと2枚の基板と導電性ペーストにより閉じ込められた気体が膨張して、形成された導電性ペーストの形状を歪ませることになる。そこで導電性ペーストを、例えばドット状に形成することで気体の出口を確保する。また、印刷されるパターンは同じ大きさにすることが望ましい。この方法によれば、印刷されるパターンの高さを揃えることが出来る。

#### [0050]

図5は、本発明の第1の実施例におけるスクリーン印刷に用いるアタッチメント51を示す図である。図5(a)はアタッチメントの平面図、図5(b)はスクリーン印刷機のステージ54にアタッチメントを使用して、印刷基板55を吸着した状態を示す斜視図である。図5に示すように、第1基板または第2基板の大きさに応じて、スクリーン印刷機の吸着ステージ54に生じる余白を塞ぐため

にアタッチメント51を用いる。当該アタッチメント51は、基板を設置するためのスペース(開口部)52と、基板を取り出す際にピンセットを差し込むための切り込み53を有する。

#### [0051]

図6は、本発明の第1基板と第2基板とを貼り合わせる工程において、第1基板と第2基板との位置を合わせ、第1基板と第2基板とを平行に貼り合わせるための治具を示す図である。図6(a)は貼り合わせ治具を上方から見た平面図であり、図6(b)は貼り合わせ治具の側面図である。また、図6において、基板62と基板63の内、一方が第1基板で、もう一方が第2基板に対応する。

#### [0052]

図6に示すように、治具61は、3つの高さ調整ネジ64を備えている。これらの高さ調整ネジ64は、図6(a)に示すように、これら3つの高さ調整ネジ64により画定される範囲よりも基板62が小さく、かつ、これらの高さ調整ネジ64により画定される範囲よりも基板63が大きいという関係にある。また、図6(b)に示すように、高さ調整ネジ64は基板62よりも突出しており、このとき基板62と基板63とは、印刷した導電性ペーストを介して接触しない。

#### $[0\ 0\ 5\ 3]$

また、図6に示すように、治具61上に配置した基板62と基板63の位置合わせを行うために、微調整用の3本又はそれ以上のマイクロヘッド65を治具61に装着した。この3本以上のマイクロヘッド65の内少なくとも3本を使用して基板63の位置合わせを行う。図6(b)に示すように基板62とマイクロヘッド65とは接触せず、基板63とマイクロヘッド65が接触し、マイクロヘッド65とは接触せず、基板63とマイクロヘッド65が接触し、マイクロヘッドにより基板63をスライドさせることで基板62との位置を調整する。

#### [0054]

以上の高さ調整ネジ64とマイクロヘッド65を用いて、基板62と基板63 との平行な貼り合わせを行う。基板62を治具61上に配置し、3本の高さ調整ネジ64上に基板63を配置し、3本以上のマイクロヘッド65の内少なくとも3本を使用して基板63の位置を合わせ、3本の高さ調整ネジ64を全て下げることにより、基板63を基板62上に平行に載せる。

#### [0055]

図7は、真空オーブン内に、貼り合わせた基板72を、2枚の平坦な基板73 及び74に挟んで配置した状態を示す斜視図である。ここで、貼り合わせた基板72とは、第1基板と第2基板を貼り合わせたものを言う。この貼り合わせた基板72の導電性ペーストの硬化条件を均一に保つためと、第1基板と第2基板との間隔を均一に保つために、第1基板と第2基板とを貼り合わせた基板72を平坦な基板73上に静置して、当該基板73ともう一枚の平坦な基板74とで挟み、導電性ペーストを加熱硬化する。また、導電性ペーストの加熱硬化において、第2基板の第2機能素子の有機エレクトロルミネッセンス素子が、酸素により劣化することを抑制するために、真空オーブン71を用いて基板72を減圧雰囲気中に置くようにしている。

#### [0056]

#### (第2の実施例)

図8は、本発明の第2の実施例の貼り合わせ治具を示す図である。第1の実施例と同様の方法で、一方の基板にスクリーン印刷で導電性ペーストを印刷し、もう一方の基板と貼り合わせる工程において、基板81をステージ83上に置き、基板81と基板82とが導電性ペーストを介して接触しないように、基板81よりも十分高い位置で、基板82を上部より真空吸着により固定する。このときの固定のために吸着パッド84を装着した。吸着パッド84は、吸着パッド固定板85に配置され、吸着パッド固定板85は、アーム86に固定されている。アーム86は支柱87に装着されており、アーム86が支柱87をスライドすることにより、基板81と平行に基板82を上下させることが出来る。基板81と基板82の内、一方が第1基板で、もう一方が第2基板となる。また、基板81と基板83は同じ大きさでも良い。

#### [0057]

真空オーブン71による導電性ペーストの硬化は、第1の実施例と同様に行う。具体的には、基板81と基板82とを貼り合わせた基板の導電性ペースト硬化条件を均一に保つためと、第1基板と第2基板との間隔を均一に保つために、第1基板と上記第2基板とを貼り合わせた基板を、平坦な基板73上に静置して、

もう一枚の平坦な基板 7 4 とで挟み、導電性ペーストを加熱硬化する。また、導電性ペーストの加熱硬化において、第 2 基板の第 2 機能素子の有機エレクトロルミネッセンス素子が、酸素により劣化することを抑制するために、真空オーブン 7 1 を用いる。

#### [0058]

(第3の実施例)

図9は、本発明の第3の実施例における第1機能素子を一つ以上含む素子チップの製造方法の工程図である。ここでは、第1機能素子は薄膜トランジスタである。

#### [0059]

まず、図9(a)に示すように、仮基板91上に剥離層92を形成し、その上に下地絶縁膜93を形成する。ここで「剥離層」とは、エネルギーの付与(例えばレーザー照射)によって状態変化を生じて、仮基板91及び又は下地絶縁膜93との固着度合いが弱まる性質を有するものをいい、例えば、非晶質シリコン膜などが好適に用いられる。

#### [0060]

次に、下地絶縁膜93上に、材料ガスとして $SiH_4$ を用いたPECVD法、或いは材料ガスとして $Si_2H_6$ を用いたLPCVD法などの方法により半導体膜93を成膜する。半導体膜93としては、例えば非晶質シリコン(a-Si)膜が好適に用いられる。次に、レーザー光95の照射により半導体膜93の結晶化を行う。本例では、結晶化により多結晶シリコン(Poly-Si)膜を得る。その後、半導体膜93を所望形状にパターニングして活性層96を得る。

#### [0061]

次に、図9(b)に示すように、TEOSを材料ガスとして用いたPECVD 法やECR-CVD法などの方法によりゲート絶縁膜97を成膜する。次に、ゲート絶縁膜97上に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてゲート電極98を形成する。イオンインプラやイオンドーピング99などにより、レジストマスク9aを用いてP(リン)イオンとB(ボロン)イオンを選択的に注入し、ソース・ドレイン領域9bを形成する。

#### [0062]

次に、図9(c)に示すように、第1層間絶縁膜9cを成膜し、第1コンタクトホールを開孔する。次に、第1層間絶縁膜9c上およびコンタクトホール内に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてソース・ドレイン電極9e及び図示しない配線を形成する。これにより、n型薄膜トランジスタ9 fとp型薄膜トランジスタ9gとを含んでなるCMOS回路が形成される。さらに、第2層間絶縁膜9hを成膜し、コンタクトホールを開孔する。次に、第2層間絶縁膜9h上およびコンタクトホール内にパッド金属を成膜し、パターニングして接続パッド9jを得る。最後に、素子チップを分離するセパレーション9kを形成する。図9では、1個の素子チップしか図示していないが、実際には多数の素子チップが配列して存在する。

#### [0063]

図10は、第3の実施例における第1機能素子を一つ以上含む素子チップの剥離転写方法の工程図である。まず、図10(a)に示すように、仮基板91上に、剥離層92を形成し、その上に第3機能素子101や接続パッド102を形成し、素子チップ103を形成する。次に、図10(b)に示すように、第3基板104上に、配線105と接続パッド106を形成し、接着剤107を塗布する

#### [0064]

次に、図10(c)に示すように、仮基板91の上面と第3基板104の上面とを当接させて両者を貼り合わせ、これらの仮基板91と第3基板104を圧着し、接着剤107を用いて、素子チップ103の接続パッド102と第3基板104の接続パッド106を電気的に接続する。

#### [0065]

その後、仮基板91の裏面側から剥離層92に対してレーザー光108の照射を行うことにより当該剥離層92にレーザーアビュレーションによる剥離を生じさせて、第3の機能素子101をひとつ以上含む素子チップ103を仮基板91から剥離させる。これにより、図10(d)に示すように、素子チップ103が第3基板104上へ転写される。図10(d)に示すように、当該素子チップ1

03は、薄膜トランジスタ101をひとつ以上含む素子チップ103の接続パッド102と、配線105が形成された第3基板104の接続パッド106とが電気的に接続している。

### [0066]

次に、本発明の第3の実施例における第2機能素子の製造方法について説明する。ここでは、第2機能素子として有機エレクトロルミネッセンス素子を考える。この場合には、上述した第1の実施例における第2機能素子の製造方法と同様にして行うことができる(図2参照)。これにより、第4機能素子を含む第4基板が形成される。

#### [0067]

図11は、本発明の第3の実施例における第1基板と第2基板とを貼り合わせた状態を示す図である。第1基板104に形成した接続パッド106と、第2基板121の第2機能素子(有機エレクトロルミネッセンス素子)に形成した陰極127を、スクリーン印刷により接続パッド106上に形成した導電性ペースト131により接着し、第1機能素子の接続パッド106と第2機能素子に形成した陰極127とを接続する。また、スクリーン印刷により第2機能素子に形成した陰極127上に導電性ペースト131を形成し、第1機能素子の接続パッド106と接続しても良い。

#### [0068]

このとき、導電性ペースト131は、第1基板104上の第1機能素子を一つ以上含む素子チップ103、及び第2基板121上の第2機能素子の厚みよりも厚くなるように形成する。この方法によれば、第1機能素子と第2機能素子とが接続部以外の部位で接触することを防ぐことが出来る。

#### [0069]

スクリーン印刷において、基板の大きさに応じて前述の第1の実施例に記載の アタッチメントを用いて、基板を印刷機のステージ上に配置し、前述の第1の実 施例に記載のスクリーンマスクを用いて、導電性ペーストを印刷する。

#### [0070]

本発明の第1基板104と第2基板121とを貼り合わせる工程は、前述の第

1の実施例に記載の貼り合わせ治具を用いて行う。このとき、基板42と基板43の内、一方が第1基板で、もう一方が第2基板に対応する。または、第2の実施例に記載の貼り合わせ治具を用いて行うこともできる。このとき、基板51と基板52の内、一方が第1基板で、もう一方が第2基板に対応する。

#### [0071]

貼り合わせた基板の導電性ペースト硬化条件を均一に保つためと、第1基板104と第2基板121との間隔を均一に保つために、第1基板104と第2基板121とを貼り合わせた基板を平坦な基板上に静置して、もう一枚の平坦な基板とで挟み、導電性ペーストを加熱硬化する。また、導電性ペーストの加熱硬化において、第2基板の第2機能素子の有機エレクトロルミネッセンス素子が、酸素により劣化することを抑制するために、真空オーブンを用いる。

#### [0072]

#### (第4の実施例)

次に、本発明に係る電気光学装置を適用して構成される種々の電子機器について説明する。

#### [0073]

図12は、電気光学装置を適用可能な電子機器の例を示す図である。図12(a)は携帯電話への適用例であり、当該携帯電話230はアンテナ部231、音声出力部232、音声入力部233、操作部234、および本発明の電気光学装置200を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。図6は(b)ビデオカメラへの適用例であり、当該ビデオカメラ240は受像部241、操作部242、音声入力部243、および本発明の電気光学装置200を備えている。このように本発明に係る電気光学装置はファインダや表示部として利用可能である。図6(c)は携帯型パーソナルコンピュータ(いわゆるPDA)への適用例であり、当該コンピュータ250はカメラ部251、操作部252、および本発明に係る電気光学装置200を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。

#### [0074]

図6(d)はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウ

ントディスプレイ260はバンド261、光学系収納部262および本発明に係る電気光学装置200を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。図6(e)はリア型プロジェクターへの適用例であり、当該プロジェクター270は筐体271に、光源272、合成光学系273、ミラー274、275、スクリーン276、および本発明に係る電気光学装置200を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。図6(f)はフロント型プロジェクターへの適用例であり、当該プロジェクター280は筐体282に光学系281および本発明に係る電気光学装置200を備え、画像をスクリーン283に表示可能になっている。このように本発明に係る電気光学装置は画像表示源として利用可能である。また、本発明に係る電気光学装置200は、上述した例に限らず表示装置を適用可能なあらゆる電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、盲伝公告用ディスプレイなどにも活用することができる。

#### 【図面の簡単な説明】

- 【図1】 本発明の第1の実施例における第1機能素子の製造方法の工程図である。
- 【図2】 本発明の第1の実施例における第2機能素子の製造方法の工程図である。
- 【図3】 本発明の第1の実施例における第1基板と第2基板とを貼り合わせた図である。
- 【図4】 本発明の第1の実施例におけるスクリーンマスクを示す図である
  - 【図5】 本発明の第1の実施例におけるアタッチメントを示す図である。
  - 【図6】 本発明の第1の実施例における貼り合わせ治具を示す図である。
- 【図7】 本発明の第1の実施例における真空オーブンを用いた加熱硬化を示す図である。
  - 【図8】 本発明の第2の実施例における貼り合わせ治具を示す図である。
  - 【図9】 本発明の第3の実施例における第1機能素子を一つ以上含む素子

チップの製造方法の工程図である。


- 【図10】 第3の実施例における第1機能素子を一つ以上含む素子チップ の剥離転写方法の工程図である。
- 【図11】 本発明の第3の実施例における第1基板と第2基板とを貼り合 わせた図である。
  - 【図12】 電気光学装置を適用可能な電子機器の例を示す図である。


- 【符号の説明】 1 1 ··· 第 1 基板、 1 2 ··· 下地絶縁膜、 1 3 ··· 非晶質シリコン、 1 4 ··· レ ーザー光、 15…活性層、 16…ゲート絶縁膜、 17…ゲート電極、 1 8…イオンドーピング、 1 a…レジストマスク、 1 b…ソース・ドレイン領 域、 1 c … 第 1 層間絶縁膜、 1 e … ソース・ドレイン電極、 1 f … n 型薄 膜トランジスタ、 1g…p型薄膜トランジスタ、 1h…第2層間絶縁膜、 1 i …接続パッド、 2 1 …第 2 基板、 2 2 …陽極、 2 3 …親液性バンク、 2 4 …撥液性バンク、 2 5 …正孔輸送層、 2 6 …発光層、 2 7 …陰極、 31…導電性ペースト、 41…スクリーンマスク、 42…画素部の印刷領 域、 43…電極接続部の印刷領域、 44…アライメントマーク、 45…印 刷ずれ確認用マーク、 51…小型基板用アタッチメント 52…基板設置部、 53…取り出し用切り込み、 54…印刷機のステージ、 55…印刷基板、 61…ステージ、 62…下部基板、 63…上部基板、 64…高さ調整ネ ジ、 65…マイクロヘッド、 71…真空オーブン、 72…貼り合わせた基
- 板、 73…下側の平坦な基板、 74…上側の平坦な基板、 81…下部基板 、 82…上部基板、 83…ステージ、 84…上部基板吸着用パッド、 8 5…吸着パッド固定板、 86…アーム、 87…支柱、 91…仮基板、 9 2…剥離層、 93…下地絶縁膜、 94…非晶質シリコン、 95…レーザー 光、 96…活性層、 97…ゲート絶縁膜、 98…ゲート電極、 99…イ オンドーピング、 9 a …レジストマスク、 9 b …ソース・ドレイン領域、 9 c … 第 1 層間絶縁膜、 9 e … ソース・ドレイン電極、 9 f … n 型薄膜トラ ンジスタ、 9g…p型薄膜トランジスタ、 9h…第2層間絶縁膜、 9j… 接続パッド、 9k…セパレーション、 101…第1機能素子、 102…接


続パッド、 103…素子チップ、 104…第1基板、 105…配線、 106…接続パッド、 107…接着剤、 108…レーザー光、 121…第2基板、 127…陰極、131…導電性ペースト

【書類名】 図面


# 【図1】










【図2】









【図3】










【図5】






【図6】







【図7】





【図8】




【図9】










【図10】











【図11】



【図12】



### 【書類名】 要約書

【要約】

【課題】 2枚の基板のそれぞれに対して、複数の画素に対応して形成された複数の機能素子の相互間を接続する技術を提供すること。

【解決手段】 複数の画素領域を含んでなる電気光学装置であって、複数の画素領域のそれぞれに対応した複数の第1機能素子が形成された第1基板(11)と、上記複数領域の画素のそれぞれに対応した複数の第2機能素子が形成された第2基板(21)と、を含み、上記画素に対応して形成された導電性ペースト(31)により上記第1機能素子と上記第2機能素子とが接続される。

【選択図】 図3

# 認定・付加情報

特許出願の番号

特願2003-089333

受付番号

5 0 3 0 0 5 0 9 3 0 6

書類名

特許願

担当官

第五担当上席 0094

作成日

平成15年 3月28日

<認定情報・付加情報>

【提出日】

平成15年 3月27日

# 特願2003-089333

# 出願人履歴情報

識別番号

[000002369]

1. 変更年月日 [変更理由]

住 所

1990年 8月20日

[理由] 新規登録

東京都新宿区西新宿2丁目4番1号

氏 名 セイコーエプソン株式会社